課程背景 |
|
FPGA系統(tǒng)設(shè)計高級班主要是介紹FPGA系統(tǒng)開發(fā)中的高級技巧，深入探討如何提高FPGA設(shè)計的性能，如何優(yōu)化設(shè)計規(guī)模，進而設(shè)計出高性能低成本的產(chǎn)品。同時介紹了FPGA和DSP芯片構(gòu)成的高性能協(xié)同計算系統(tǒng)的軟/硬件設(shè)計技術(shù)。課程中會結(jié)合實際的工程設(shè)計代碼講解并行設(shè)計技術(shù)，流水線設(shè)計技術(shù)等實用技巧，幫助學(xué)員短時間內(nèi)理解和掌握這些高級技巧，并可以盡快應(yīng)用到工程項目中去。 |
|
課程目標 |
|
本課程主要針對具備一定基礎(chǔ)的學(xué)員，幫助學(xué)員快速提高技能，使之能夠運用高級技巧快速自主地設(shè)計復(fù)雜FPGA系統(tǒng)或者FPGA和DSP協(xié)同工作的系統(tǒng)。 |
|
培養(yǎng)對象 |
|
具備一年左右的FPGA系統(tǒng)或者硬件系統(tǒng)開發(fā)設(shè)計經(jīng)驗的工程師，或者具有一定基礎(chǔ)的電子類專業(yè)的大學(xué)生和研究生。 |
|
入學(xué)要求 |
|
學(xué)員學(xué)習(xí)本課程應(yīng)具備下列基礎(chǔ)知識：
◆已經(jīng)參加過FPGA應(yīng)用設(shè)計初級班的學(xué)習(xí)，或者了解FPGA的開發(fā)設(shè)計流程；
◆具備一定的FPGA設(shè)計基礎(chǔ)，熟悉VHDL或者Verilog
HDL語言。
☆注重質(zhì)量
☆邊講邊練
☆合格學(xué)員免費推薦工作
★實驗設(shè)備請點擊這兒查看★ |
|
班級規(guī)模及環(huán)境--熱線:4008699035 手機:15921673576/13918613812( 微信同號) |
|
堅持小班授課，為保證培訓(xùn)效果，增加互動環(huán)節(jié)，每期人數(shù)限3到5人。 |
|
時間地點 |
上課地點：【上�！浚和瑵髮W(xué)(滬西)/新城金郡商務(wù)樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學(xué)成教院 【北京分部】：北京中山/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領(lǐng)館區(qū)1號（中和大道） 【沈陽分部】：沈陽理工大學(xué)/六宅臻品 【鄭州分部】：鄭州大學(xué)/錦華大廈 【石家莊分部】：河北科技大學(xué)/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協(xié)同大廈
近開課時間(周末班/連續(xù)班/晚班）：FPGA高級班開課：2024年11月18日.....(請抓緊報名)
本課程每期班限額5名，報滿即停止報名，請?zhí)崆霸诰�或電話預(yù)約
|
|
學(xué)時和費用 |
☆資深工程師授課
|
|
新優(yōu)惠 |
◆團體報名優(yōu)惠措施：兩人95折優(yōu)惠，三人或三人以上9折優(yōu)惠 。注意：在讀學(xué)生憑學(xué)生證，即使一個人也優(yōu)惠500元。
同時報選《FPGA應(yīng)用設(shè)計初級班》，即享受300元現(xiàn)金優(yōu)惠! |
|
質(zhì)量保障 |
|
1、培訓(xùn)過程中，如有部分內(nèi)容理解不透或消化不好，可免費在以后培訓(xùn)班中重聽；
2、培訓(xùn)結(jié)束后免費提供半年的技術(shù)支持，充分保證培訓(xùn)后出效果；
3、培訓(xùn)合格學(xué)員可享受免費推薦就業(yè)機會。 |
|
師資團隊 |
◆【李健飛】
FPGA課程金牌講師，項目經(jīng)驗非常豐富，15年FPGA/DSP系統(tǒng)硬件開發(fā)工作經(jīng)驗。熟悉整個EDA設(shè)計流程，熟練使用Alter、Xinlinx,ModelSim開發(fā)工具，精通Verilog
HDL語言和VHDL語言，精通Nios II EDS/SOPC、、IP核、PCI PLX 9054數(shù)據(jù)采集卡等開發(fā)。
◆【陳宏偉】
資深FPGA開發(fā)工程師,FPGA培訓(xùn)課程金牌講師，有8年的FPGA和DSP系統(tǒng)硬件開發(fā)經(jīng)驗,近4年來一直從事視頻和圖像處理領(lǐng)域的高速DSP系統(tǒng)硬、軟件和FPGA系統(tǒng)的設(shè)計和開發(fā)，具有非常豐富的高速系統(tǒng)設(shè)計經(jīng)驗，精通TI公司的C6000系列高速DSP和Altera公司的全系列FPGA/CPLD。
更多師資力量請參見曙海師資團隊，請點擊這兒查看。 |
|
課程進度安排 |
課程大綱 |
| 第一階段 |
| 目標 |
1.掌握FPGA系統(tǒng)設(shè)計的三個基本原則及三種常用技巧
2. 掌握QuartusII軟件三類典型IP核
3.ModelSim SE仿真驗證技巧，學(xué)會設(shè)計測試激勵文件-Testbench |
| |
1.
三個設(shè)計基本原則，包括面積和速度的平衡互換原則，硬件可實現(xiàn)原則和同步設(shè)計原則。
2.掌握PS2協(xié)議，掌握時鐘線和數(shù)據(jù)線是如何控制數(shù)據(jù)的讀寫的。
3. FPGA設(shè)計仿真驗證的原理和方法
4. ModelSim SE仿真驗證技巧
5. 仿真測試文件（Testbench）的設(shè)計方法
6. 異步SRAM的操作時序 |
| |
1. 實戰(zhàn)訓(xùn)練一：
訓(xùn)練課題：“ ModelSim軟件的使用”
實驗要點：
1.1 ModelSim軟件工程創(chuàng)建
1.2 ModelSim軟件進行仿真
1.3 測試文件（Testbench）的設(shè)計方法
2. 實戰(zhàn)訓(xùn)練二：
訓(xùn)練課題：“異步SRAM存儲器讀寫操作”
實驗要點：
2.1 SRAM存儲器的操作時序設(shè)計
2.2 復(fù)雜硬件開發(fā)的思想方法 |
第二階段 |
| 目標 |
1.掌握采集ADC的數(shù)據(jù)的方法和技巧
2.掌握從RS232接口向PC傳送采集到的數(shù)據(jù)的方法。
3.FPGA和DSP結(jié)合使用的方法。 |
| |
1.
AD/DA轉(zhuǎn)換器接口設(shè)計
1.1 選擇正確的時鐘采樣邊沿
1.2 選擇適合的同步頭檢測方法
1.3 選擇有效的緩存策略
2. 利用FPGA實現(xiàn)RS-232C串行接口
2.1 RS-232C接口通訊原理和相關(guān)電氣標準
2.2 RS-232C的通訊協(xié)議的要點
2.3 TxD,RxD是怎樣控制數(shù)據(jù)傳輸?shù)?strong>
2.4 RS-232C接口的原理圖剖析
2.5 軟件和硬件握手的相關(guān)概念
3. FPGA和DSP處理器聯(lián)合應(yīng)用的領(lǐng)域，視頻、圖像、人臉識別，指紋識別 的等領(lǐng)域的現(xiàn)狀及發(fā)展前景。
4. HPI接口的分析，以及FPGA如何利用HPI接口對DSP進行控制。
5. 詳細剖析DSP進行圖像處理的關(guān)鍵技術(shù)（圖像編碼解碼技術(shù)，圖像處理的相關(guān)算法）
6. 案例分析：高清視頻處理系統(tǒng)之圖像閾值變換算法，及其達到的效果 |
| |
1. 實戰(zhàn)訓(xùn)練三：
訓(xùn)練課題：“RS232C接口和PC主機的雙向傳輸實驗”
實驗要點：
1.1 掌握RxD,TxD怎樣控制數(shù)據(jù)傳輸?shù)?br>
1.2 掌握RS232C通訊原理、設(shè)計實現(xiàn)和硬件握手和軟件握手的概念
1.3 通過RS232接口，F(xiàn)PGA向PC主機發(fā)送字符串，
PC主機向FPGA發(fā)送數(shù)據(jù)，并使數(shù)據(jù)顯示在數(shù)碼管上。
2. 實戰(zhàn)訓(xùn)練四：
訓(xùn)練課題：“AD數(shù)據(jù)采集系統(tǒng)設(shè)計”
實驗要點：
2.1 AD轉(zhuǎn)換器與FPGA接口設(shè)計
2.2 片上雙口RAM的乒乓緩存
2.3 FPGA與PC的通信
3. 實戰(zhàn)訓(xùn)練五：
訓(xùn)練課題：“視頻圖像采集實驗”
實驗要點：
3.1 掌握編碼解碼芯片的工作原理
3.2 掌握視頻圖像處理解決方案，所要用到的接口、器件和原理
3.3 DSP進行視頻圖像處理的流程。
4. 實戰(zhàn)訓(xùn)練六：
訓(xùn)練課題：“視頻圖像處理的相關(guān)算法之一----圖像反色實驗”
實驗要點：
4.1 了解圖像反色的原理和應(yīng)用領(lǐng)域
4.2 了解圖像反色的相關(guān)算法
5. 實戰(zhàn)訓(xùn)練七：
訓(xùn)練課題：“視頻圖像處理的相關(guān)算法之二----圖像閾值變換實驗”
實驗要點：
5.1 了解圖像閾值變換的原理和應(yīng)用領(lǐng)域
5.2 了解圖像閾值變換的相關(guān)算法
|
|
第三階段 |
| |
1.PS2鍵盤鼠標協(xié)議詳解
2.USB開發(fā) |
3. 實戰(zhàn)訓(xùn)練八：
訓(xùn)練課題：“PS2接口鍵盤、鼠標實驗”
實驗要點：
2.1 ModelSim
SE軟件操作技巧演練
2.2 PS2接口操作時序設(shè)計
2.3 基于模型的系統(tǒng)仿真方法
4. 實戰(zhàn)訓(xùn)練九：
訓(xùn)練課題：“USB讀取數(shù)據(jù)實驗”
實驗要點：
2.1 USB讀寫方法
2.2 USB硬件系統(tǒng)設(shè)計 |
第四階段 |
| |
此部分代碼含固件代碼和 HDL 的控制代碼，PC 機軟件使用 Cypress 自帶的 Control Panel。驅(qū)動使用
Cypress 公司提供的驅(qū)動（含源代碼） 。主要實現(xiàn)，F(xiàn)X2 固件里面設(shè)置 FX2的模式，實驗箱核心模塊FPGA
實現(xiàn)復(fù)雜接口的配合使用。
PC 機傳過來的數(shù)據(jù)使用數(shù)碼管顯示，PC 機讀取得數(shù)據(jù)由FPGA 產(chǎn)生提供。 |
| |
1. 實戰(zhàn)訓(xùn)練十：
訓(xùn)練課題：“USB寫數(shù)據(jù)以及向SRAM傳輸數(shù)據(jù)實驗”
實驗要點：
2.1 USB接口和SRAM的聯(lián)合使用
2.2 USB模式控制 |
第五階段 |
| |
第一篇 SOPC（可編程片上系統(tǒng)）概述
1. FPGA和SOPC的發(fā)展
2. 基于FPGA的嵌入式處理器的優(yōu)勢
3. 適合系統(tǒng)級設(shè)計的FPGA及其芯片結(jié)構(gòu)舉例
第二篇 SOPC的組成及設(shè)計思想
1. 片內(nèi)微處理器軟核和硬核
2. 片內(nèi)系統(tǒng)組成及系統(tǒng)總線
3. 片內(nèi)微處理器的幾種系統(tǒng)設(shè)計方案
4. 常用的CORE及設(shè)備驅(qū)動（包括中斷控制器、定時器等）
5. 片內(nèi)微處理器時鐘和總線時鐘的關(guān)系
6. 片內(nèi)微處理器怎么樣連接外設(shè)
7. 片內(nèi)微處理器怎么樣節(jié)省資源
8. 片內(nèi)微處理器的功耗
第三篇 SOPC開發(fā)工具的使用
1. SOPC開發(fā)工具結(jié)構(gòu)
2. SOPC開發(fā)環(huán)境的使用
3. 基本系統(tǒng)創(chuàng)建器、創(chuàng)建周邊設(shè)備向?qū)?
4. 編程FLASH存儲器的思想、方法以及步驟
5. SOPC設(shè)計的原則
6. SOPC設(shè)計的技巧
第四篇 SOPC軟硬件開發(fā)設(shè)計實戰(zhàn)
1. SOPC開發(fā)電路板原理介紹
2. 新建工程、設(shè)計實現(xiàn)
3. 在已建工程中添加CORE、添加應(yīng)用軟件
4. 設(shè)置一個新的軟件工程
5. 軟件驅(qū)動程序及硬件實現(xiàn)程序的編寫方法
6. 設(shè)計實現(xiàn)、應(yīng)用軟件以及調(diào)試
7. 實驗與輔導(dǎo)3：基于SOPC的LED控制實驗
8. 實驗與輔導(dǎo)4：基于SOPC的數(shù)碼管控制實驗
9. 實驗與輔導(dǎo)5：基于SOPC的串口控制實驗
10. 實驗與輔導(dǎo)6：基于SOPC的LCD控制實驗 |
第六階段 |
| |
|
授課內(nèi)容 |
第一篇 |
設(shè)計需求分析與功能定義 |
| 系統(tǒng)工作原理分析 |
第二篇 |
PCI接口芯片PCI9054與FPGA的接口設(shè)計 |
第三篇 |
FPGA內(nèi)部結(jié)構(gòu)設(shè)計 |
第四篇 |
硬件系統(tǒng)實現(xiàn) |
第五篇 |
FPGA與PCI9054協(xié)同設(shè)計 設(shè)計與測試技巧 |
第六篇 |
PCI9054接口芯片的C模式管腳定義和總線操作 |
| 中斷，PCI配置寄存器詳解，本地配置寄存器詳解 |
第七篇 |
PCI設(shè)備設(shè)計方案 |
實驗一 |
開發(fā)PCI采集卡調(diào)試環(huán)境的建立 |
| 熟練掌握開發(fā)軟件和調(diào)試軟件 |
實驗二 |
PCI接口的數(shù)據(jù)讀寫 |
| 掌握PCI設(shè)備進行硬件設(shè)計技巧 |
|
首 頁 
shuhaipeixun
總部李老師
